Loading presentation...

Present Remotely

Send the link below via email or IM

Copy

Present to your audience

Start remote presentation

  • Invited audience members will follow you as you navigate and present
  • People invited to a presentation do not need a Prezi account
  • This link expires 10 minutes after you close the presentation
  • A maximum of 30 users can follow your presentation
  • Learn more about this feature in our knowledge base article

Do you really want to delete this prezi?

Neither you, nor the coeditors you shared it with will be able to recover it again.

DeleteCancel

Make your likes visible on Facebook?

Connect your Facebook account to Prezi and let your likes appear on your timeline.
You can change this under Settings & Account at any time.

No, thanks

Presentacion Estructura y Funcionamiento de la CPU

Arquitectura de Computadoras
by

Axe Desodorante Efectivo

on 25 June 2013

Comments (0)

Please log in to add your comment.

Report abuse

Transcript of Presentacion Estructura y Funcionamiento de la CPU

Estructura y Funcionamiento de la CPU
"Organización del Procesador"

Para comprender la organización del procesador, consideremos los requisitos que ha de cumplir:
• Captar instrucción: el procesador lee una instrucción de la memoria (registro, caché o memoria principal).
• Interpretar instrucción: la instrucción se decodifica para determinar qué acción es necesaria.
• Captar datos: la ejecución de una instrucción puede exigir leer datos de la memoria o de un módulo de E/S.
• Procesar datos: la ejecución de una instrucción puede exigir llevar a cabo alguna operación aritmética o lógica con los datos.
• Escribir datos: los resultados de una ejecución pueden exigir escribir datos en la memoria o en un módulo de E/S.
Para hacer estas cosas, es obvio que el procesador necesita almacenar algunos datos temporalmente.
Debe recordar la posición de la última instrucción de forma que pueda saber de dónde tomar la siguiente. Necesita almacenar instrucciones y datos temporalmente mientras una instrucción está ejecutándose. En otras palabras, el procesador necesita una pequeña memoria interna.
Estructura de Registros
Registros Visibles para el Usuario
Un registro visible por el usuario es aquél que puede ser referenciado por medio del lenguaje máquina que ejecuta el procesador. Podemos clasificarlos en las siguientes categorías:
•Uso general
•Datos
•Direcciones
•Códigos de condición

Los registros de uso general pueden ser asignados por el programador a diversas funciones.
A veces, su uso dentro del repertorio de instrucciones es ortogonal a la operación. Es decir, cualquier registro de uso general puede contener el operando para cualquier código de operación. Esto proporciona una utilización de registros de uso general auténtico.

Los registros de datos pueden usarse únicamente para contener datos y no se pueden emplear en el cálculo de la dirección de un operando. Los registros de dirección pueden ser de uso más O menos general, o pueden estar dedicados a un modo de direccionamiento particular.

Una última categoría de registros, que es al menos parcialmente visible por el usuario, contiene códigos de condición (también llamados indicadores o «flags» l. Los códigos de condición son bits fijados por el hardware del procesador como resultado de alguna operación
Registros de Control y Estados
Registros de control y de estado: son utilizados por la unidad de control para controlar el funcionamiento del procesador y por programas privilegiados del sistema operativo para controlar la ejecución de programas.
Son esenciales cuatro registros para la ejecución de una instrucción:
•Contador de programa (Program Counter, PC): contiene la dirección de la instrucción a captar.
•Registro de instrucción (lnstruction Register, IR): contiene la instrucción captada más recientemente.
•Registro de dirección de memoria (Memory Address Register, MAR): contiene la dirección de una posición de memoria.
•Registro intermedio de memoria (Memory Buffer Register, MBR): contiene la palabra de datos a escribir en memoria o la palabra leída más recientemente.

Muchos diseños de procesadores incluyen un registro o un conjunto de registros, conocidos a menudo como palabra de estado del programa (PSW, program status worá), que contiene información de estado. PSW contiene típicamente códigos de condición además de otra información de estado.
Entre los campos o indicadores comunes se incluyen los siguientes:
•Signo: contiene el bit de signo del resultado de la última operación aritmética.
•Cero: puesto a uno cuando el resultado es O.
•Acarreo: puesto a uno si una operación da lugar a un acarreo (en la suma) o adeudo (en la resta) del bit más significativo. Se usa en operaciones aritméticas multipalabra.
•Igual: puesto a uno si el resultado de una comparación lógica es la igualdad.
•Desbordamiento: usado para indicar un desbordamiento aritmético.
•Interrupciones habilitadas/inhabilitadas: usado para permitir o inhabilitar interrupciones.
•Supervisor: indica si el procesador funciona en modos supervisor o usuario.
Ciclo de Instrucción
Un ciclo de instrucción incluye los siguientes subciclos:
Captación: llevar la siguiente instrucción de la memoria al procesador.
Ejecución: interpretar el código de operación y llevar a cabo la operación indicada.
Interrupción: si las interrupciones están habilitadas y ha ocurrido una interrupción, guardar el estado del proceso actual y atender la interrupción.

EL CICLO INDIRECTO
La ejecución de una instrucción puede involucrar a uno o más operandos en memoria, cada uno de los cuales requiere un acceso a memoria. Además, si se usa direccionamiento indirecto serán necesarios accesos a memoria adicionales.
Ciclo Fetch Decode Execute
1.Instruction Fetch(IF)
2.Instruction Decode (ID)
3.Data Fetch(DF)/ Operand Fetch(OF)
4.Instruction Execution (IE)
Ciclo Reloj: T0-T1

La próxima instrucción es buscada en la memoria que se encuentra almacenada en el Programa Contador (PC)

Entonces el CPU pasa la instrucción de la memoria principal a través del bus de datos al Registro de Datos de Memoria (MDR)

El valor del MDR es almacenado en el Registrador de Instrucciones (IR)

Al final de la operación Fetch, el PC se dirige a la próxima instrucción que será leída en el siguiente ciclo.
Ciclo Reloj: T2

El código de operación de la instrucción que se encuentra en el Registro de datos DR, se deposita en el registro de instrucciones (IR)

Luego, los circuitos de control interpretan ese código de operación al lenguaje de la máquina para determinar qué operación se va a ejecutar
En caso de una instrucción de memoria (directa o indirecta) la fase de ejecución se realizará en el próximo pulso del reloj.

Si la instrucción posee una dirección indirecta, la dirección efectiva es leída desde la memoria principal, y cualquier dato necesario es buscado desde la memoria principal para ser procesada y luego colocada en los Registros de Datps (Ciclo Reloj: T3).

Si la instrucción es directa, no sucede nada en este pulso de reloj.

Si es una instrucción I/O o una instrucción de Registro la operación es ejecutada en el Ciclo de Reloj: T3
Ciclo de Reloj: T3-T6 (Hasta T6)

El CU pasa la información decodificada como una secuencia de señales de control para las unidades de función relevantes del CPU para realizar las acciones requeridas como leer valores desde los registros, pasándolos por el ALU para realizar funciones lógico o matemáticas y escribiendo el resultado de vuelta a un registro.

Si el ALU es involucrado, envía una señal de condición de vuelta al CU.

Este paso varia con cada instrucción
5.Return Result(RR)/Store(ST)
El resultado generado por la operación es almacenada en la memoria principal o enviado a un dispositivo de salida. Basado en la condición o feedback del ALU, el Programa Contador puede ser actualizado a una dirección diferente desde donde va a ser buscada la próxima instrucción.

El ciclo se repite nuevamente
Segmentación de Instrucciones
La segmentación es un método por el cual se consigue aumentar el rendimiento de algunos sistemas electrónicos digitales. El alto rendimiento y la velocidad elevada de los modernos procesadores, se debe, principalmente a la conjunción de La propia segmentación.La segmentación consiste en descomponer la ejecución de cada instrucción en varias etapas para poder empezar a procesar una instrucción diferente en cada una de ellas y trabajar con varias a la vez.

En el caso del procesador DLX podemos encontrar las siguientes etapas en una instrucción:

IF (Instruction Fetch): búsqueda
ID (Instruction Decode): decodificación
EX (Execution): ejecución de unidad aritmético lógica
MEM (Memory): memoria
WB (Writeback): escritura

Cada una de estas etapas de la instrucción usa en exclusiva un hardware determinado del procesador, de tal forma que la ejecución de cada una de las etapas en principio no interfiere en la ejecución del resto.
Conjunto de instrucciones
Operaciones aritméticas y lógicas

Estas instrucciones son realizadas por la ALU de la máquina. Las podemos considerar agrupadas en varios tipos:
Operaciones puramente aritméticas

A este apartado pertenecen aquellas instrucciones que realizan operaciones aritméticas con los operandos, como suma, resta, etc. Alteran las banderas de estado.

Función
ADC:
Sumar dos operandos y añadir el acarreo.
ADD:
Sumar dos operandos sin añadir el acarreo.
DEC:
Decrementa operando en 1.
DIV:
División sin signo.
IDIV:
División considerando los signos de los operandos.
IMUL:
Multiplicación considerando los signos de los operandos.
INC:
Incremeta el operando en 1.
MUL:
Multiplicación sin considerar los signos.
NEG:
Cambiar el signo del operando.
SBB:
Resta añadiendo el acarreo.
SUB:
Resta sin acarreo.
Operaciones puramente lógicas

A este apartado pertenecen aquellas instrucciones que realizan operaciones a nivel de bit (operaciones de tipo lógica o de aritmética binaria) con los operandos. Al igual que las anteriores, alteran las banderas de estado.

Función
AND:
Realiza un <Y> lógico.
NOT:
Realiza un <NO> lógico.
OR:
Realiza una <O> lógica.
XOR:
Realiza una <O> exclusiva .
Operaciones de manejo de bits

Pertenecen a este apartado aquellas instrucciones que realizan traslaciones (rotaciones) con los bits del operando. Al igual que las anteriores, alteran las banderas de estado.

Función
RCL:
Rota a la izquierda a través del acarreo.
RCR:
Rota a la derecha considerando el acarreo.
ROL:
Rotación a la izquierda.
ROR:
Rotación a la derecha.
SAL/SHL:
Desplazamiento a la izquierda.
SAR/SHR:
Desplazamiento hacia la derecha.
Operaciones de conversión

Realizan conversiones de los operandos para transformarlos en otro tipo de representación numérica.

Función
AAA:
Ajusta el valor ASCII de una suma.
AAD:
Ajuste del valor ASCII de una divisón.
AAM:
Ajuste del valor ASCII de una multiplicación.
AAS:
Ajuste del valor ASCII de una resta.
CBW:
Convierte un byte en un word.
CWD:
Convierte un word en un double word.
DAA:
Ajuste decimal en una suma.
DAS:
Ajuste decimal en una resta.
Instrucciones de comparación

Las instrucciones de comparación permiten alterar las banderas de estado de la máquina y, con ello, tomar decisiones cambiando el flujo de un programa. Estas operaciones realizan internamente alguna operación (por lo general la resta), pero no almacenan el resultado de esa operación, sino que únicamente actualizan las banderas de estado.
El 8086 dispone de las siguientes instrucciones de comparació

Función
CMP:
Comparar dos operandos y actualizar banderas.
CMPS:
Comparar cadenas de un byte o de una palabra.
TEST:
Comparar dos operandos utilizando operación AND.
Modos de Direccionamiento y Formatos

MODOS DE DIRECCIONAMIENTO

-Un modo de direccionamiento permite determinar un operando , o la ubicación de un operando en una instrucción. Estos operandos pueden residir en diversas partes:

1.-La propia instrucción

2.-Memoria principal

3.-Registros internos de la CPU

Intel podria sacar una CPU Ivy Bridge de bajo consumo para tablets.

Escrito por Roberto Sole| 04 Diciembre 2012

Es de sobras sabido que Intel es el mayor Titan en el mundo de los procesadores y su familia actual de los mismos son los Ivy Bridge, pero actualmente Intel aun no esta dentro de lo que serian, todas las familias de productos que se pueden encontrar en el mercado y que requieren de un procesador para funcionar. Su línea maestra se basa en CPUs de gran potencia para equipos portátiles, de sobremesa y ultrabooks, pero también tiene la línea Atom para componentes de más bajo calado, como puedan ser los miniPC y los HTPC. Ahora la idea de Intel es también introducirse en el mundillo de los tablets y los smartphones.

Intel

Si bien es cierto que Intel dispone de Medfield para el segmento de los tablets, parece ser que estos no están siendo muy bien acogidos y ha surgido un importante rumor dentro de la industria, Intel tiene muy poca oferta para competir en el mundo de los tablets, ya que de momento los chips ULV de Intel generan demasiada temperatura y Medfield tiene una potencia insuficiente y más si tenemos en cuenta que las tablets con Intel trabajarían con el Windows 8 Pro.

Por lo que se rumorea, Intel podría incorporar una nueva solución, que serian unas CPUs basadas en la arquitectura Ivy Bridge, pero con un voltaje inferior al que ofrecen los ULV para los ultrabooks, procesadores que actualmente tienen un TDP de 17W. Esto permitiría a Intel a hacer frente a la arquitectura ARM en lo que concierne a la disipación del calor y en el aspecto del consumo energético, permitiendo que se pudiera mover el sistema operativo Windows 8 de una manera muy fluida con todo el soporte para las características del software Windows clásico x86, algo a lo que ARM mira con envidia, ya que no puede dar soporte completo a Windows y Windows se ha acercado una versión específica para ARM, como es Windows RT.
Gracias
Full transcript