Loading presentation...

Present Remotely

Send the link below via email or IM

Copy

Present to your audience

Start remote presentation

  • Invited audience members will follow you as you navigate and present
  • People invited to a presentation do not need a Prezi account
  • This link expires 10 minutes after you close the presentation
  • A maximum of 30 users can follow your presentation
  • Learn more about this feature in our knowledge base article

Do you really want to delete this prezi?

Neither you, nor the coeditors you shared it with will be able to recover it again.

DeleteCancel

Make your likes visible on Facebook?

Connect your Facebook account to Prezi and let your likes appear on your timeline.
You can change this under Settings & Account at any time.

No, thanks

ARQUITECTURA DEL COMPUTADOR UNIDAD 6

No description
by

Matias Amor

on 12 October 2012

Comments (0)

Please log in to add your comment.

Report abuse

Transcript of ARQUITECTURA DEL COMPUTADOR UNIDAD 6

F I N 80386
Aumenta una memoria caché.
Maneja 32 bits a la vez
Opera hasta 40 MHz.
80486
Presenta un "pipeline" más elaborado
En su interior se tiene un coprocesador matemático y
un caché de 8 KB
80586 (Pentium)
Contiene dos "pipeline" con dos ALU
-Puede ejecutar simultáneamente dos instrucciones
en un pulso reloj Hardware
Varias ALU o CPU
Proceso Pipeline
Aumento de Memoria Cache AUMENTAR LA VELOCIDAD • Contenido del campo FALSO, en caso que la salida del multiplexor sea cero
• Contenido del campo ÉXITO, en caso que la salida del multiplexor sea 1.
• El código de operación de la macroinstrucción residente en el registro de instrucciones, en el caso que el bit 5 del campo acción sea 1
• Cero, en el caso que RESET sea 1 (esta señal proviene del botón Master Reset en la consola del operador.). El contenido del micro-MAR Unidad de Control Microprogramada Cada microinstrucción está compuesta de 45 bits, divididos en seis campos:
Acción, Test, Envíe, Reciba, Falso, Éxito

Acción : esta relacionado con las órdenes que debe dar la Unidad de Control (leer la memoria, escribir la memoria, etc.)

Test: se relaciona con la necesidad de chequear el estado de la máquina en un momento dado (Bit 15 del acumulador, señal de overflow, etc.)

Envíe y Reciba: tienen que ver con enviar los contenidos de los registros al bus o levantarlos del mismo.

Falso y Éxito: están relacionados con el resultado del chequeo indicado por el campo Test y definen la próxima microinstrucción a ejecutar.
La microprogramación puede entonces entenderse como un método de diseño de la lógica de un procesador central ajustado a las características mencionadas.


Vamos a transformar la CPU de la máquina elemental vista en la unidad 4, en una máquina microprogramada.

Para ello


Reemplazaremos la Unidad de Control (cableada) de la máquina elemental por una Unidad de Control Microprogramada. FUNCIONAMIENTO BASICO
DEL 486 Mejoras en los procesadores Intel 8086
Utiliza un tipo de "pipeline", y realiza la obtención anticipada de próximas instrucciones a ejecutar.
80286
-Aumenta su frecuencia de reloj hasta 25 MHz
-Presenta la opción de un coprocesador matemático externo opcional (80287)
-Puede realizar «multitasking» Principales ítems que se han
adicionado y/o mejorado Mayor capacidad de memoria

El aumento del tamaño del dato a 32 bits (y hasta 64 bits actualmente)

El uso de frecuencias del reloj que superan los 3.000 Mhz.

El «pipeline“

La obtención anticipada de las próximas instrucciones a ejecutar.

La memoria "caché“

El mayor número de registros de la CPU.

Operación multitarea (multitasking), etc. CONJUNTO DE REGISTROS MULTIPLES Para reducir el número de cargas y almacenamientos.
Traslape de registros (para el trafico de memoria).
CPU accede a ellos (generalmente 32 bits).
Están divididos en 4 grupos de 8 cada uno.
Los 8 primeros son globales (disponibles a CPU).
Desde R8 el grupo de 24 dependerá de un puntero.
El puntero cambia al existir un llamado a un procedimiento.
El Procedimiento permite intercambiar valores no dependiendo de la memoria. UNA RISC CON TRES PROCESADORES ARQUITECTURA DE CARGA / ALMACENAMIENTO Las únicas instrucciones que hacen referencia a
memoria son LOAD y STORE.

Se deben ejecutar en cada ciclo, sin importar su final.

Todas las RISC poseen procesamiento en línea
(pipeline). RISC Y CISC RISC
La característica más importante de RISC
no es el tener pocas instrucciones,
sino que dichas instrucciones se realizan en un solo ciclo. EVOLUCION DE LA ARQUITECTURA DE LAS COMPUTADORAS Las Memorias eran más lentas que las CPU.
ROM solución Ideal (memoria rapida).
Se desarrollan Microcódigos más y más complejos.
Cambiar la programación es solo cambiar la ROM.
Micromemoria (costosa por su velocidad)
Horizontal: Micromemoria Ancha (45 bits Maquina Elemental, es decir muy rápida).
Vertical: Micromemoria Angosta (implican menor costo). TECNICAS DE ESCRITURA EN CACHE Con Escritura en Memoria: Coincida la memoria con al cache para comparar y coincida.(Uso Excesivo del Bus)

Con Retrocopiado: La memoria se actualiza al borrar la cache. (Hadware Adicional) FORMA DE LA MEJORA DE VELOCIDAD PRINCIPIO DE LOCALIDAD Cuando se realiza una referencia a memoria, lo más
probable es que las próximas referencias a memoria se realicen en las cercanías de la anterior. MEMORIA CACHE Pequeña memoria adicional ubicada cerca de la CPU y controlada por ella.
El llenado de la misma se realiza teniendo en cuenta el principio de localidad.
Es como una memoria auxiliar, guarda direcciones usadas anteriormente. FORMAS DE DISMINUIR AL 10% LA REPRESENTACION DEL SALTO Penalización por Salto:
Ejecutar la próxima instrucción sin considerar el posible salto. (no para saltos incondicionales porque estos se producen siempre)

Predicción de la dirección de Salto:

Estáticas: Al momento de la compilación.

Dinámicas: Al momento de la ejecución. TIPOS DE SALTO Los saltos representan un 30% del Programa

Saltos Incondicionales
Se estima Dirección.
Saltos Condicionales
Se estima en función de Probabilidad
Saltos Iterativos
Al principio Un objetivo en el diseño de una computadora
es que sea lo más
rápida posible Arquitectura Avanzada MICROINSTRUCCIÓN DE
MICRO-BLUE MICROINSTRUCCIÓN DE
MICRO-BLUE MICROINSTRUCCIÓN DE
MICRO-BLUE MICROINSTRUCCIÓN DE
MICRO-BLUE Microprograma de Búsqueda Esquema de la máquina elemental microprogramada ARQUITECTURA AVANZADA

&

EVOLUCIÓN
DE LAS
ARQ. DE LAS
COMPUTADORAS U
n
i
d
a
d

6 C/op. Presenta variantes p/ ser aplicadas a diversas EdD > Simples ctes y vbles, hasta matrices. >> Una instrucción tiene tantas variantes en funcion de la EdD sobre la cual opera.

Es como si existiera tantas instrucciones para una misma operación como EdD típicas. En si es como si hubieras varias formas de hacer la misma op.

ESTO SE LLAMA

Modos de Direccionamiento Instrucciones Simples y Complejas. Ej. Cadena de caracteres de gran longitud y vble.

IS > 1 Pulso Clock // IC > N° de Pulsos que dependen de la secuencia de pasos.

POR LO TANTO

Un CISC debe contener un ROM PROCESADORES CISC
(COMPLEX INSTRUCTION SET COMPUTER) 486 vs Pentium PIPELINE 486 – 5 ETAPAS ET1 PRE-CARGA
Códigos > 2 Buffer
ET2 1 DECOD
3 Bytes p/ separar cod op del n° de dirección de dato.
ET3 2 DECOD
Cod op es decod. Permite determinar la secuencia de micro-codigo contenida > UC genera señales de control > C/Unidad ejecute la instrucción c/c pulso.
ET4 EJEC.
// 1 Y 2 DECOD.
ET5 ALAMACENAMIENTO DE RDO.
Fin pipeline
Se almacena rdo ALU y sus respectivos Multiprogramación Multiprocesamiento NO CONFUNDIR COD. OPER.: Código de operación de la instrucción
C: Activa o no los códigos de condición
DESTINO: Registro destino de la operación
ORIGEN: Registro fuente de la operación
I: El campo desplazamiento es tal o un registro.
DESPLAZAMIENTO: Valor de desplazamiento o un registro.

Para la instrucciones LOAD y STORE, el desplazamiento es sumado al registro origen para obtener la dirección de memoria.(INDEXADO). DIRECCIONAMIENTO EN FORMATO RISC RISC La mayoría de los programas reales consisten en simples asignaciones, declaraciones condicionales y llamadas a procedimientos con un número reducido de parámetros.

Mientras que el lenguaje de máquina se hace más complicado, el microprograma se hace más grande y lento.

Se podría afirmar que una buena idea sería eliminar el microcódigo y que los programas se corran directamente por el hardware residiendo en una rápida memoria principal. VS RISC vs CISC 2 Decodificaciones de c/instrucción. Próximas instrucciones a ejecutar > G/ 2 Buffers > Decodificar SUB-BLOQUES / BLOQUES 4. Ejecutar la operación ordenada 3. Traer a la CPU el dato a operar 2. Decodificar dicha instrucción 1. Traer a la CPU el código de la instrucción a ejecutar Modelo de Von Neumann: Etapas PROCESO PIPELINE Se trata de adicionar el hardware necesario para que la CPU busque y comience a ejecutar una instrucción aún cuando no ha terminado de ejecutar la instrucción corriente. Se obtiene mejoras en cuanto a velocidad.
El costo es menor.
Arquitectura en Paralelo. VARIAS ALU o CPU LIMITACIONES

Velocidad de Propagación de Señales (en 1 ns recorre 20 cm).
Temperatura
(Aumentar velocidad, aumenta calor, dificulta disipación). HARDWARE Deseamos Tener MAQ. B.




MAQ. A. Emula MAQ. B. Tenemos Una MAQ. A.


Programa “Interprete”

Firmware o Microprograma


MAQ. A está MICROPROGRAMADA MICROPROGRAMACIÓN Proporciona direcciones físicas de mem.
Protección contra la escritura no permitidas en zonas reservadas de mem. Activa op. > Pulso Clock > Bloques CPU > S/ los micro-codigos de la Rom SUB-BLOQUES / BLOQUES BIU > EXTERIOR.
CACHE INTERNO 8KB. SUB-BLOQUES / BLOQUES ¿Cómo han evolucionado los procesadores desde el 8086 hasta el 80586 (Pentium) para
lograr mayor rendimiento? Que realice un mismo programa con menos referencias a
memoria es mejor que otra. - ¿Debe medirse el tráfico de memoria? -Las RISC usan más memoria que las CISC. -¿Debe considerarse la cantidad de memoria utilizada? Las máquinas que podríamos comparar usan distintas tecnologías, distintos tiempos de reloj, distintos buses, etc.. - ¿Qué tecnología se usa para construir la CPU? Unidades de entrada/salida
Sistema operativo
Otras Si, por ejemplo: -¿Deben tenerse en cuenta los recursos del sistema además de la CPU? Las RISC deben contar con hardware adicional. - ¿Deberían usarse programas en punto flotante? Un buen compilador en ambos casos. - ¿Qué tipo de compilador se usó? Comparación entre Arquitecturas RISC y CISC
Full transcript