1. Inicie sesión. Haga clic en el botón Iniciar sesión (arriba a la derecha) Luego haga clic en Google o Facebook o regístrese haciendo clic en "Registrarse para obtener una cuenta completa"
2. Seleccione su idioma en el menú Testbench + Diseño.
3. Seleccione su simulador en el menú Herramientas y simuladores.
4. Escriba su código en el banco de pruebas y las ventanas de diseño.
5. Haga clic en Ejecutar.
EDA Playground ofrece a los ingenieros una exposición práctica inmediata para simular SystemVerilog, Verilog, VHDL, C++/ SystemC y otros HDL en un navegador web. El objetivo es acelerar el aprendizaje del desarrollo del diseño/banco de pruebas con un intercambio de código más fácil y un acceso más simple a las herramientas y bibliotecas EDA.
https://eda-playground.readthedocs.io/en/latest/tutorial.html
https://www.youtube.com/channel/UCP1LfE6VR_YfrcFiYhG_imA
VHDL es un lenguaje de especificación definido por el IEEE (Institute of Electrical and Electronics Engineers) (ANSI/IEEE 1076-1993) utilizado para describir circuitos digitales y para la automatización de diseño electrónico . VHDL es acrónimo proveniente de la combinación de dos acrónimos: VHSIC (Very High Speed Integrated Circuit) y HDL (Hardware Description Language).