電子封裝報告

查詢資料 : 曾柏升 劉哲銘 陳浤

製作PPT : 石雅琪 劉哲銘

整理資料 : 曾柏升 陳浤 石雅琪

書面製作 : 黃任毅

報告 : 曾柏升 劉哲銘 石雅琪 陳浤 黃任毅

參考資料

8. 透過冗餘TSV增進三維積體電路的良率

https://attachment.fbsbx.com/file_download.php?id=475064669293213&eid=ASsrpQRlT2wrkfbSk42hlvDqE9CnfrL0LSy5pUmlOpgRQtf7sxyBLDkghHPigISDlnY&inline=1&ext=1402390908&hash=ASuk-jAgULT8e5O6

9. 應用於三維積體電路之記憶體 架構探索與評估方法

https://attachment.fbsbx.com/file_download.php?id=1459788107600228&eid=ASvgTH0FfaFXsxgSjqNTyA9o0GMfhrO9-AuTLKBKVNWrBQ1h-gpZLCHgzNE0TwVrWdw&inline=1&ext=1402390892&hash=AStnltNj57hRcquR

10. 三維晶片上佈局規劃之線長導向漸進式直通矽晶穿孔再分配

https://attachment.fbsbx.com/file_download.php?id=633199790097247&eid=ASvRuliiFxS_L4msF_UMM-YvgxAtPtMes7JCs2FNWWrFN-ioXqE7K216phGSf9_pI8w&inline=1&ext=1402390831&hash=AStSXyFS751QkkSf

1. 三維積體電路矽穿孔技術之應用

https://attachment.fbsbx.com/file_download.php?id=752417208143799&eid=ASvKAccJv1AaRVVa1-_f47KFTt5Fb0puFxtvRIwGMYlHlazIijzME1mVthJxb2kHNeE&inline=1&ext=1402390810&hash=AStMcvHMcbw7WaQx

2. 基於TSV的MEMS圆片级真空封装關鍵技術的研究

https://attachment.fbsbx.com/file_download.php?id=290686377779558&eid=ASv6PK81gDWJPzkcbNQ-1XHT0EYty_n3mslAkUyAgGo5chVrCdCNGCvtcZKaqwtOYSU&inline=1&ext=1402390817&hash=ASv_KI-y933lg1Yw

3. 三維晶片堆疊構裝熱傳分析與設計

https://attachment.fbsbx.com/file_download.php?id=281029245401192&eid=ASvzIWuaT5e8-GrA6JcPtmRDKylWLwssay8teo5-SqB2E6QOd8jYAf6uJlaqSOARJ-s&inline=1&ext=1402390825&hash=ASt_Luy7icI8Go_4

4.半導體雜誌簡介

http://ssttpro.acesuppliers.com/semiconductor/Magazine_Details_Index_Id_1344.html

5.相關電子工程新聞報導

http://www.eettaiwan.com/ART_8800624331_681521_NT_fe54d013.HTM

6. 直通矽晶穿孔數量總繞線長關係分析

http://www.eettaiwan.com/ART_8800536560_480102_NT_dc7553be.HTM

7. TSV 對 Substrate Coupling 的影響

https://attachment.fbsbx.com/file_download.php?id=259603507558945&eid=ASseqoOaZGTIapZifisb-OjDABI9fmbOJdIJrlY0J-DEAjURSXJNWNXGv8eV4rH3xhg&inline=1&ext=1402389354&hash=AStRfrPu03UevYcp

~~End~~

電子封裝可靠度與分析期末報告

在Via-last TSV 和Via after bonding TSV的技術中，TSV 孔徑尺寸為50 μm 以上，使得TSV 密度無法提高，這點在需要大量TSV傳輸資料，以及需要重新設計的CIS與記憶體晶片會相當劣勢，希望未來技術能突破這項限制。

• 3.Via-last製程：主要是以Laser或DRIE在已完成之晶圓上進行TSV製程，此製程可以在出晶圓廠後進行。Via-last的缺點是TSV孔徑較大，使得TSV密度無法提高，但是對於不需要大量TSV傳輸資料，也不需要重新設計的CIS與記憶體晶片，Via-last是把現存晶片從2D封裝轉換成3D IC的最佳方式。Via-last製程又可以分成兩種，一是從晶圓前面挖洞，另一種則是從晶圓背面挖洞。

• 4.After Bonding：在兩片Face-to-Face晶片完成接合之後，再進行TSV製程。

建言

TSV製程種類:

4.薄化

一般有4種主要的晶圓薄化方式：機械式研磨、化學機械拋光研磨、濕蝕刻及常壓氣流電漿(atmospheric downstream plasma，ADP)乾式化學蝕刻(DCE)。

5.載板脫離

將載板脫離即完成製程。

• 1.Via-first 製程：在晶圓製作的一開始，未進入NMOS/PMOS等元件製造之前，先進行TSV製程，待完成後，然後再進行CMOS製程。

• 2.Via-Middle製程：在NMOS與PMOS等元件的製程完成後，再進行TSV 製程。比起Via-last製程，Via-middle 技術可以製作更小孔徑的TSV，提供密度非常高的垂直連線，大幅增加兩層間的資料傳輸頻寬，因此對於需要在各核心間傳輸大量資料的系統上，此技術是最佳的解決方案。

組員: 石雅琪 B023022006

劉哲銘 B003022018

黃任毅 B023022043

陳浤 B003022011

曾柏升 B003022010

在3D TSV技術中，由於Via-first TSV 材質必須要耐高溫，在這個限制下的半導體導電材料僅有重摻雜多晶矽(Heavily Doped Polysilicon) 材料可選擇，而這個材料在高溫下要如何避免雜質擴散汙染到CMOS這點還尚未克服，此外這個材料的電阻係數( 最低約數百μΩ-cm) 還是遠高於一般的金屬銅導線( 約1.67 μΩ-cm)，仍須有待改良。

3.載板接合

晶圓接合有晶片到晶圓(Die to Wafer)、晶片到晶片(Die to Die)、或晶圓到晶圓(Wafer to Wafer)等三種型式。

至於晶圓接合方法，包括：

(1)氧化物融熔接合(Oxide Fusion Bonding)

(2)金屬-金屬接合(Metal-Metal Bonding)

(3)聚合物黏著接合(Polymer Adhesive Bonding)。

2.導孔的填充

當TSV導孔形成後，接著進行絕緣層(Insulation Layer)沉積，以作為矽和導體間的絕緣材料。沉積絕緣層的方式 :

熱化學氣相沉積(Thermal CVD) 法、

使用Silane和Tetra-Ethoxysilane (TEOS)氧化物之電漿輔助化學氣相沉積(PE-CVD) 法，

以及使用低壓化學氣相沉積(LP-CVD)法來沉積氮化物層(Nitride Layer)。

1.TSV蝕刻分為

雷射鑽孔(Laser Drill)

Bosch深反應性離子蝕刻(Bosch DRIE)

低溫型深反應性離子蝕刻(Cryogenic DRIE)

導孔形成製程上特別要求其輪廓尺寸之一致性，

以及導孔不能有殘渣存在，

並且導孔的形成必須能夠達到相當高的速度需求

導孔(Via)規格則根據應用領域的不同而定，

其直徑範圍為5~100um，深度範圍為10~100um，

導孔密度為102到105 Vias / Chip。

心得感想

上了一個學期的電子封裝課程，深刻體會到電子封裝在現今生活的電子產品中的重要性，封裝技術的提昇會大大影響高科技業的效率，對我們生活中各種作業效率有著顯著的提升而封裝可靠度的提升也讓我們的產品使用壽命更長確保其一定的使用期限。讓促進我們對於包含3C產品，各種科技產品內部結構的了解。

結論

TSV 是一種讓3D IC封裝技術遵循摩爾定律（Moore's Law）的互連技術，TSV可堆疊多片晶片，在晶片鑽出小洞從底部填充入金屬, 矽晶圓上以蝕刻或雷射方式鑽孔，再以導電材料如銅、多晶矽、鎢等物質填滿。

此一技術能夠以更低的成本有效提高系統的整合度與效能 3D IC技術未來發展可廣泛用於電子元件的效率提升，將提升現有的數據儲存容量及運算效能(如記憶體及處理器) 以及縮小電子元件在2D的使用面積。

TSV蝕刻(TSV etch)

製成步驟 :

TSV填充(TSV fill)

載板接合(Carrier bonding)

晶片薄化(Wafer Thinning)

載板脫離(Carrier de-bonding)

結構組成 :

一個直通矽穿孔本體的組成

Through Silicon Via (TSV)

前言摘要

3D IC TSV :

3D IC TSV

3D IC TSV是一種三維立體晶片堆疊封裝的技術，可以使Moore's Law繼續延伸，應用於將數片晶片堆疊起來，以達成將數片晶片之訊號及電力互相連接。

3D IC TSV的優點有:多功能異質整合、功率耗損減少、產品微型化、元件性能提升、成本降低、以及產品及時上市。

隨著積體電路尺寸邁入數十奈米的尺度，使得電晶體數量急遽倍增，根據摩爾定律(Moore's Law)，會使得製造技術的成本變得昂貴，技術難度也提升。

直通矽晶穿孔封裝技術