Introducing
Your new presentation assistant.
Refine, enhance, and tailor your content, source relevant images, and edit visuals quicker than ever before.
Trending searches
Автоматизирани процеси за производството на интегрални схеми
106
Автоматизирано производството на интегрални схеми
Изработил: Ивайло Владимиров 38гр 111214061
Интегрални схеми
Интегрална схема (ИС) е електронна схема с миниатюрни размери, състояща се от поне две свързани полупроводникови устройства, основно транзистори и пасивни компоненти като например резистори. Реализира се обикновено върху тънъка пластина (чип) от силиций или друг полупроводник
Класификация на ИС
според технологията зa производството им, се различават следните:
Видове
Монолитни
При монолитните интегрални схеми всички елементи се изготвят в обема на обща полупроводникова подложка. Те могат да бъдат биполярни или MOS ИС според наличните в тях транзистори. Съществуват и смесени монолитни ИС, които съдържат и двата типа транзистори. Независимо, че съдържат милиони транзистори, тези интегралните схеми са с размери от няколко милиметра.
Слойните ИС се изграждат от проводящ или непроводящ материал, който се нанася върху изолационна подложка. Според дебелината на слоя се делят на тънкослойни и дебелослойни ИС. Използват се за изготвяне само на пасивни елементи – резистори и кондензатори.
Слойни
Хибридните ИС са подобни на тънкослойните и дебелослойните, като първоначално се изработват резисторите и кондензаторите и се формират метални площадки, а след това към тях се запояват диодите и транзисторите, изработени по друга технология.
Хибридни
Те пък се разделят в зависимост и от други признаци: степента на интеграция, вида на използваните транзистори, мощността на разсейване и др.
Начини за представяне на интегрални схеми
Всяка интегрална схема може да бъде представена чрез три различни описания - нива на абстракция: поведенческо, структурно и физическо. Поведенческото ниво позволява да се опише функционирането на схемата. Необходимата архитектура, осигуряваща желаните свойства се представя от структурното описание. Физическото описание показва материалната реализация на схемата на ниво топология. Всяко ниво на абстракция може да се представи с различни по вид описания от по-долното ниво. Tака например различни структурни схеми могат да съответстват на един и същ поведенчески модел.
Диаграма на Гайски
Според това представяне проектирането на схема по методологията "от горе на долу" ("tор-dоwn") предлага изборът на път от възможно най-високото ниво на поведенческо описание до най-ниското физическо ниво, преминавайки през структурните нива. Този подход е валиден не само при проектирането на интегрални схеми, но и при реализирането на програмни системи.
Етапи при проектирането
Процесът на пълно производство включва
Начини за проектиране
Проектирането на едно микроелектронно изделие е сложен творчески процес. Успехът на проекта се определя както от квалификацията и способностите на проектанта, така и до колко е усъвършенствана използваната компютърна система за автоматизирано проектиране.
Трудно се поддава на класификация и описание огромното разнообразие от системи за проектиране. Освен предлаганите комерсиализирани пакети, обикновено всяка значима компания за проектиране и производство на микроелектронни изделия използва собствено разработени софтуерни продукти.
Програми
VHDL
VHDL е език от високо ниво предназначен за описание и проектиране на сиситеми и устройства. Този език поддържа различба степен на абстракция, включитено и архитектурата на отделния проект.
В общият случай етапита за проектиране, през които преминава процеса на разработка на едно устройство са:
• Първи етап – съдържа в себе си всички процедури свързани с разработката на йерархична блок-схема на проекта.
• Втори етап – извършва се програмирането на отделните модули.
• Трети етап – обхваща дейностите свързани с компилацията на проекта.
• Четвърти етап – нарича се „синтез“ и представлява представянето на VHDL кода посредством примитиви или елементарни логически елементи.
• Пети етап - разполагане и трасиране на вече синтезираният проект.
• Шести етап – извършва се времеви анализ , който споказва стойностите на реалните закъснения на сигналите в рамките на проекта.