Loading presentation...

Present Remotely

Send the link below via email or IM

Copy

Present to your audience

Start remote presentation

  • Invited audience members will follow you as you navigate and present
  • People invited to a presentation do not need a Prezi account
  • This link expires 10 minutes after you close the presentation
  • A maximum of 30 users can follow your presentation
  • Learn more about this feature in our knowledge base article

Do you really want to delete this prezi?

Neither you, nor the coeditors you shared it with will be able to recover it again.

DeleteCancel

Make your likes visible on Facebook?

Connect your Facebook account to Prezi and let your likes appear on your timeline.
You can change this under Settings & Account at any time.

No, thanks

Vivado Design Suite

No description
by

Diana Segura

on 2 November 2013

Comments (0)

Please log in to add your comment.

Report abuse

Transcript of Vivado Design Suite

Vivado Design Suite
Roberto Saenz
Ronald García

Historia
Desarollado por Xilinx en el 2012.
Proliferación de su software de diseño para FPGAs llamado ISE.

Ganador del premio "EE Times and EDN Annual Creativity in Electronics" del 2012 en la categoría de Ultimate Products - Software.
Flujo de Diseño
Flujo de Diseño
Lenguaje de Descripción
Interfaz Vivado IDE
Plataformas Soportadas
Fortalezas y Debilidades
Video Demo
Demo 1
Demo 2
Demo 3
Referencias
Contenidos
Historia
Objetivos de Vivado
Flujo de Diseño
Estándares Soportados
Lenguajes de Descripción
Plataformas soportadas
Interfaz Vivado IDE
Fortalezas y Debilidades
Demos
Referencias
Objetivos de Vivado
Acelerar Implementación
Incremento de 4X velocidad para síntesis, "place and route".

Mejoramiento de la densidad 20%.

Reducción consumo de potencia hasta 35%.
Acelerar Integración
Generación de IP basadas en C, mediante HLS.

Diseño de bloques de DSP mediante “System Generator for DSP”

Integración de bloques de IP con “Vivado IP integrator”.
Acelerar Verificación
Ambiente integrado de diseño para la simulación.

Debug de Hardware compresivo.

Permite el desarrollo de bancos de prueba desde C, C++ o SystemC.
Flujo de Diseño
Flujo de Diseño
Flujo de Diseño
Estándares Soportados
• Liberty Modeling Library (.lib)

• AMBA® AXI4 interconnect (AXI)

• Synopsys Design Constraints (SDC)

• IP-XACT

• Tool Command Language (TCL).

Vivado HLS (High Level Synthesis)

Soporte de math.h y OpenCV

Soporte de integración de IPs externos desarrollados en C, C++ y SystemC.

Verilog, SystemVerilog.

Integracion con Matlab mediante “System Generator”.

Artix-7

Kintex-7

MicroBlaze

Zynq-7000 SoC

AMS TRD
Fortalezas
Ambiente de desarrollo y verificación unificado.

Permite un nivel de abstracción alto (Matlab, C++, OpenCV) para la descripción de Algoritmos y generación de HDL.

Permite la reconfiguración parcial del diseño.

Capacidad de síntesis de bloques de IP definidos por el usuario.

Integracion de procesadores soft “Microblaze”.

Uso de estándares de la industria (AMBA, AXI, .lib, SDC).

Debilidades
Exclusividad a ciertas familias de Xilinx.

[1]http://www.xilinx.com/products/design-tools/vivado/ visitado 23/10/2013/

[2] Vivado Design Suite User Guide 2013.02

[3]http://www.xilinx.com/publications/prod_mktg/vivado/Vivado_9_Reasons_Backgrounder.pdf visitado 25/10/2013

[4]http://www.eetimes.com/document.asp?doc_id=1317631 visitado 22/10/2013


Back-End
Full transcript