Loading presentation...

Present Remotely

Send the link below via email or IM

Copy

Present to your audience

Start remote presentation

  • Invited audience members will follow you as you navigate and present
  • People invited to a presentation do not need a Prezi account
  • This link expires 10 minutes after you close the presentation
  • A maximum of 30 users can follow your presentation
  • Learn more about this feature in our knowledge base article

Do you really want to delete this prezi?

Neither you, nor the coeditors you shared it with will be able to recover it again.

DeleteCancel

Make your likes visible on Facebook?

Connect your Facebook account to Prezi and let your likes appear on your timeline.
You can change this under Settings & Account at any time.

No, thanks

Circuitos digitais

No description
by

Marcos Alfred Brehm

on 13 June 2016

Comments (0)

Please log in to add your comment.

Report abuse

Transcript of Circuitos digitais

Circuitos digitais
com realimentação
(multivibradores)

Circuitos com realimentação
Latch S-R
Latch D
Flip-Flop J-K
Contadores síncronos e assíncronos
Registradores
Unidade lógica aritmética
Memórias
Circuito sem realimentação
Circuito com realimentação
Um latch SR é um multivibrador biestável

Neste latch, Q=1 e Q'=0 é definido como SET

Neste latch, Q=0 e Q'=1 é definido como RESET

Se Q e Q' forem forçados a ficar no mesmo estado (0 ou 1) o estado do latch é INVÁLIDO

No latch SR, a ativação da entrada S (SET) torna Q=1 (e Q'=0)
e a ativação da entrada R (RESET) torna Q=0 (e Q'=1)

Caso ambas as entradas (S e R) forem ativadas, cria-se uma "condição de corrida"
LATCH
Multivibrador ASTÁVEL
Multivibrador biestável
Latch SR
Race Condition!
(Condição de corrida ou condição de concorrência)
Latch SR com ENABLE
Latch SR "negado"
Latch dipo "D"

FLIP
FLOPS
As Entradas J e K estão
INTERTRAVADAS
, de modo que
não podem ser ativadas simultaneamente.

Se o circuito está como "SET", a entrada J é inibida pelo estado zero de Q' através da porta AND inferior;

Se o circuito está como "RESET", a entrada de K é inibida pelo estado um de Q através da porta AND superior.

Quando ambas as entradas J e K são 1, algo único acontece:

Por causa da ação de
inibição seletiva
das
portas E de 3 entrada
s, um estado de
"set"
inibe a entrada
J
, e o flip-flop age como se
J=0
, enquanto
K=1
, quando na verdade
ambos são 1.

No próximo pulso de clock , as saídas irão se alternar ("toggle") de "SET" (Q=1 e Q'=0) para "RESET" (Q=0 e Q'=1).

Por outro lado, um estado de
"reset"
inibe a entrada de
K
de modo que o flip-flop age como se
J=1
e
K=0
, quando na verdade
ambos são 1
.

O próximo pulso de clock alterna o circuito novamente de "reset" para "set", sucessivamente.

O resultado final é que
a entrada "INVÁLIDA" do flip-flop S-R é eliminada
, e se ganha mais um bonus:

A habilidade de alternar os estados de saída a cada transição de clock. (quando J e K são 1)
Porque não existem latchs J-K, mas apenas Flip-Flops J-K?


Sem um disparo pela borda de subida da entrada de CLOCK,
o circuito iria alternar continuamente entre seus dois estados de saída, o tornando um dispositivo ASTÁVEL e não BIESTÁVEL.

Para preservar a operação BIESTÁVEL para todas combinações de entradas,
É NECESSÁRIO
usar disparo por bordas (de subida ou descida), para que as entradas se alternem
apenas nos pulsos de clock.
Quanto o PRESET for ativado, o flip-flop entrará no estado de "set" (Q=1 Q'=0) independentemente das entradas síncronas do CLOCK.


Quanto o CLEAR for ativado, o flip-flop entrará no estado de "reset" (Q=0 Q'=1) independentemente das entradas síncronas do CLOCK.
ENTRADAS ASSÍNCRONAS NO FLIP FLOP
MULTIVIBRADORES
MONOESTÁVEIS
Flip Flop
MASTER - SLAVE
Mesma ideia para outros tipos de Latch:
Qual a solução para não haver oscilação da saída quando J=K=1?
Conversão de flip-flops
Full transcript